• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種電子裝置包括：一第一絕緣膜；一互連槽，其係在該第一絕緣膜之一表面上；一互連圖案，其係由Cu構成，且該互連槽係以該互連圖案填充；一金屬膜，其係在該互連圖案之一表面上，且該金屬膜具有一比Cu高之彈性模數；一第二絕緣膜，其係在該第一絕緣膜上；及，一通孔栓塞，其係由Cu構成且配置在該第二絕緣膜中，且該通孔栓塞係與該金屬膜接觸。
    公开号:TW201318066A
    申请号:TW101133464
    申请日:2012-09-13
    公开日:2013-05-01
    发明作者:Tsuyoshi Kanki；Hideki Kitada
    申请人:Fujitsu Ltd；
    IPC主号:H01L23-00
    专利说明:
    電子裝置及用於製造其之方法 領域
    在此說明之實施例係大致有關於電子裝置，且特別是有關於在一電子裝置中使用之一互連結構及用以製造該電子裝置之方法。 背景
    多層互連結構已被用來在由例如大型積體(LSI)電路之精細裝置至印刷電路板的各種電路板中形成互連部。
    目前，電子裝置小型化、更高效能、更低成本等之趨勢導致半導體積體電路裝置形成非常精細、複雜之互連結構。隨著半導體晶片之效能越來越高，增加端子數目及減少尺寸之趨勢導致在用於各種封裝體之電路板中形成非常精細之互連結構。
    在電路板之領域中，已廣泛地使用所謂一半添加製程及一消去製程。該半添加製程包括在例如一樹脂堆積基材之一絕緣基材上形成一電鍍晶種層，在該電鍍晶種層上形成一抗蝕圖案，及接著藉由電鍍形成一所欲互連圖案。該消去製程包括在一絕緣基材上蝕刻銅箔以形成一互連圖案。
    但是一藉由該半添加製程或該消去製程形成之互連圖案具有以下問題：特別是在一精細互連圖案之情形中，因為該互連圖案是形成在一下方電路板上之一自支圖案，故該互連圖案容易分離或脫落。
    同時，在LSI之領域中，已使用一金屬鑲嵌製程來形成一含有低電阻Cu之多層互連結構。在該金屬鑲嵌製程中，形成對應於一絕緣膜中之所欲互連圖案及一通孔栓塞的一互連槽及一通孔，以一Cu層填充該互連槽及該通孔，及藉由一化學機械拋光(CMP)法移除該Cu層之一多餘部份，藉此形成一互連結構。因為該互連圖案被該絕緣膜由側邊支持，故一藉由該金屬鑲嵌製程形成之互連圖案具有機械穩定性且具有比較不會發生分離及脫落之優點。藉由該金屬鑲嵌製程形成之互連結構具有以下優點：因為藉由化學機械拋光為各絕緣膜形成該互連圖案，故該互連結構具有一平坦形狀。因此，一多層互連結構可藉由將另一互連結構堆疊在該互連結構上而輕易地形成。
    專利文獻：日本公開專利第2001-60589號公報
    專利文獻：日本公開專利第2001-284351號公報
    專利文獻：日本公開專利第2006-41036號公報
    圖1A至1F是顯示用以藉由一典型金屬鑲嵌製程製造一互連結構之一方法的橫截面圖。
    請參閱圖1A，由一無機或有機材料構成之一絕緣膜12係形成在一包括互連圖案10A至10D之絕緣膜10上或具有由例如，SiC或SiN構成之一擴散障壁膜11的一基材上。藉由乾式蝕刻或光刻法在該絕緣膜12中形成暴露下方互連圖案10B與10D之通孔12B與12D及互連槽12A、12C與12E。在圖1A所示之例子中，該通孔12D與該互連槽12E重疊。
    例如，在該絕緣膜12係一SiO2膜、SiC膜、或另一低k有機或無機膜之情形中，可藉由乾式蝕刻形成該等通孔12B與12D及該等互連槽12C與12E。在該絕緣膜12係一感光永久抗蝕層之情形中，可藉由光刻法形成該等通孔12B與12D及該等互連槽12C與12E。
    在圖1A中，分別透過障壁金屬膜10a至10d將該等互連圖案10A至10D埋在該絕緣膜10中。
    如第圖1B所示，藉由，例如，一濺鍍法或一化學蒸氣沈積法(CVD)法在如圖1A所示之結構上，形成一障壁金屬膜13以覆蓋該等通孔12B與12D及該等互連槽12C與12E之表面，且該障壁金屬膜13通常是由例如Ti、Ta或W構成之一高熔點金屬膜或其氮化物之一導電膜。
    如圖1C所示，藉由，例如，一濺鍍法、一CVD法或一無電電鍍法在圖1B所示之結構上形成一Cu晶種層14。將圖1C所示之結構浸在一電鍍浴(未顯示)中。將該Cu晶種層14通電，使得在該絕緣膜12上之該等通孔12B與12D及該等互連槽12C與12E被填充，因此藉由電鍍形成一Cu層15，如圖1D所示。
    這電鍍程序通常是以由底部向上(由下至上)填充該等通孔12B與12D及該等互連槽12C與12E同時藉由添加增亮劑(亦稱為一促進劑)、一抑止劑(亦稱為一聚合物或抑制劑)及一平滑劑(亦稱為一調平劑)至一含有Cu離子、H2SO4、Cl離子等之初始補充溶液(VMS)以防止在該Cu層15中形成空隙及縫隙的方式實施。
    如圖1E所示，所得之Cu層15接受化學機械拋光直到暴露該絕緣膜12之上表面為止。因此，由在該等通孔12B與12D及該等互連槽12A、12C與12E中之Cu層15形成Cu通孔栓塞15PB與15PD及Cu互連圖案15WA、15WC與15WE。
    如圖1F所示，一由SiN或SiC構成之擴散障壁膜16形成為一在該絕緣膜12上之蓋膜，該擴散障壁膜16覆蓋該等Cu通孔栓塞15PB與15PD及該等Cu互連圖案15WA、15WC與15WE。
    該等多層互連結構係廣泛地用於包括半導體裝置之各種電子裝置。在產生高熱之最近的電子裝置的情形中，由於操作時產生之熱，該等多層互連結構經常接受反覆熱膨脹與收縮造成之急劇應力。因此，需要即使施加一熱循環，亦可穩定地維持接觸之一多層互連結構。
    在如此所述地使用金屬鑲嵌製程的情形中，可形成一平坦、具有機械穩定性之互連結構，且該互連結構具有該絕緣膜12、該等Cu通孔栓塞15PB與15PD，及該等Cu互連圖案15WA、15WC與15WE。如下所述，依據該等互連圖案，在圖1D所示之階段，形成在該絕緣膜12中之某些互連圖案造成在該絕緣膜12上之Cu層15之厚度之變化或不均一性。不利地，在某些情形下，該等變化未藉由後續化學機械拋光消除。
    圖2顯示依據該等互連圖案，發生該Cu層15之厚度之變化或不均一性的例子。
    請參閱圖2，在該絕緣膜12之區域B中配置具有一10.0μm之寬度及一1.5μm之深度的一寬、淺互連槽12A。在一區域B中，各具有一1.0μm之寬度及一1.5μm之深度的多數互連槽12B係以1.0μm之間距配置以形成一線與間隙圖案。在藉由如圖1D所示之電鍍法以該Cu層15填充這結構之情形中，該Cu層15在該區域A中隆起，如圖2所示。
    亦即，在該區域B中，該Cu層15係在一所謂電鍍過度(overplating)狀態。在一區域A中，該Cu層15下凹。亦即，在該區域A中，該Cu層15係在一所謂電鍍不足(underplating)狀態。該電鍍不足通常發生在一互連槽之寬度為該互連槽之深度之等於或大於5倍時(換言之，當縱橫比或深寬比為等於或小於1/5)。
    在藉由化學機械拋光拋光具有發生該電鍍過度及電鍍不足之部份的Cu層15之情形中，發生該電鍍過度之部份及發生該電鍍不足之部份均被拋光。如圖3所示，該區域B因此被平坦化以具有該等互連槽12B以Cu層15B填充至該絕緣膜12之一表面且該等Cu層15B之表面與該絕緣膜12之表面齊平的狀態。
    在該區域A中，一形成在該互連槽12A中之Cu層15A下凹。即，發生所謂凹陷(dishing)。在圖3中，左圖顯示一在圖2所示之化學機械拋光之前的狀態，且右圖顯示一在該化學機械拋光之後的狀態。在一上互連結構形成在發生凹陷之一下互連結構上的情形中，在該上互連結構中之一通孔栓塞會無法到達在該下互連結構中之一所欲互連圖案。
    在發生該電鍍不足之Cu層之部份的拋光速度比在發生該電鍍過度之Cu層之部份的拋光速度低。因此，在過去已採用形成具有一大厚度之Cu層15且實施化學機械拋光以提供一由該電鍍過度部份延伸至該電鍍不足部份之平坦表面的方法，但是，例如，圖1D所示之電鍍及圖1E所示之化學機械拋光實施一長時間，因此浪費例如漿液及Cu等資源，使該互連結構之形成成本增加。 發明概要
    實施例之一目的是提供一種電子裝置，該電子裝置包括互連之可靠性增加之互連結構。
    依據該等實施例之一方面，一種電子裝置包括：一第一絕緣膜；一互連槽，其係在該第一絕緣膜之一表面上；一互連圖案，其係由Cu構成，且該互連槽係以該互連圖案填充；一金屬膜，其係在該互連圖案之一表面上，且該金屬膜具有一比Cu高之彈性模數；一第二絕緣膜，其係在該第一絕緣膜上；及，一通孔栓塞，其係由Cu構成且配置在該第二絕緣膜中，且該通孔栓塞係與該金屬膜接觸。 圖式簡單說明
    圖1A是顯示用以藉由一典型金屬鑲嵌製程形成一互連結構之一方法的橫截面圖(1)；圖1B是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(2)；圖1C是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(3)；圖1D是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(4)；圖1E是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(5)；圖1F是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(6)；圖2是顯示一問題之橫截面圖；圖3是顯示該問題之另一橫截面圖；圖4A是顯示依據一第一實施例之用以形成一互連結構之一方法的橫截面圖(1)；圖4B是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(2)；圖4C是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(3)；圖4D是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(4)；圖4E是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(5)；圖4F是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(6)；圖4G是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(7)；圖4H是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(8)；圖4I是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(9)；圖4J是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(10)；圖4K是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(11)；圖4L是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(12)；圖4M是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(13)；圖4N是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(14)；圖5A是顯示依據一第二實施例之用以形成一互連結構之一方法的橫截面圖(1)；圖5B是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(2)；圖5C是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(3)；圖5D是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(4)；圖5E是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(5)；圖5F是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(6)；圖5G是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(7)；圖6A是顯示在多數例子中之參數之定義的橫截面圖；圖6B是顯示在該等例子中之參數之定義的另一橫截面圖；圖7是顯示該等實施例之優點的圖表；圖8是顯示依據一第三實施例之一多層電路板之橫截面圖；圖9A與9B是顯示在第三實施例中之應力遷移之抑制的橫截面圖；圖10A與10B是顯示在未抑制應力遷移之情形中之問題的橫截面圖；圖11顯示依據第三實施例之應力分布之模擬結果；圖12是顯示在圖11之模擬中使用之一模型多層互連結構的橫截面圖；圖13A是顯示用以製造圖12所示之模型結構之一程序的橫截面圖(1)；圖13B是顯示用以製造圖12所示之模型結構之程序的橫截面圖(2)；圖13C是顯示用以製造圖12所示之模型結構之程序的橫截面圖(3)；圖13D是顯示用以製造圖12所示之模型結構之程序的橫截面圖(4)；圖13E是顯示用以製造圖12所示之模型結構之程序的橫截面圖(5)；圖13F是顯示用以製造圖12所示之模型結構之程序的橫截面圖(6)；圖13G是顯示用以製造圖12所示之模型結構之程序的橫截面圖(7)；圖13H是顯示用以製造圖12所示之模型結構之程序的橫截面圖(8)；圖13I是顯示用以製造圖12所示之模型結構之程序的橫截面圖(9)；第14圖是顯示依據第三實施例之一變化例之一多層互連結構的橫截面圖；圖15A是顯示用以製造圖14所示之模型結構之一程序的橫截面圖(1)；圖15B是顯示用以製造圖14所示之模型結構之程序的橫截面圖(2)；圖15C是顯示用以製造圖14所示之模型結構之程序的橫截面圖(3)；圖15D是顯示用以製造圖14所示之模型結構之程序的橫截面圖(4)；圖15E是顯示用以製造圖14所示之模型結構之程序的橫截面圖(5)；圖15F是顯示用以製造圖14所示之模型結構之程序的橫截面圖(6)；圖15G是顯示用以製造圖14所示之模型結構之程序的橫截面圖(7)；圖15H是顯示用以製造圖14所示之模型結構之程序的橫截面圖(8)；圖15I是顯示用以製造圖14所示之模型結構之程序的橫截面圖(9)；圖15J是顯示用以製造圖14所示之模型結構之程序的橫截面圖(10)；圖16是顯示依據第四實施例之一半導體積體電路裝置的橫截面圖；圖17是顯示多數例子之實驗條件的表；及圖18是顯示實驗之評價的表。 實施例之說明 第一實施例
    以下參照圖4A至4H之橫截面圖說明一第一實施例。
    請參閱圖4A，在由，例如，一樹脂、玻璃或矽構成之一基材41上形成由，例如，一樹脂或氧化矽構成之一絕緣膜42。在該絕緣膜42之一第一區域A中形成具有一等於或小於1/5之深寬比之一第一互連槽42A。在該絕緣膜42之一第二區域B中形成各具有一大於1/5之深寬比之多數第二互連槽42B。
    例如，該第一互連槽42A具有一1μm之深度，一5μm之寬度，及1/5之深寬比。例如，該第二互連槽42B各具有一1μm之深度及一1μm之寬度且以2.0μm之間距配置以在該第二區域B中形成一線與間隙圖案。
    在圖4A所示之例子中，該第二區域B之寬度(在該等槽之配置方向上的長度)是200μm。該第一互連槽42A與該等第二互連槽42B之各互連槽在延伸方向上之長度是1.5mm。但是，該等實施例不限於該特定結構。該第一互連槽42A具有等於或小於1/5之1/5之深寬比，且各第二互連槽42B具有大於1/5之1/1之深寬比。在藉由電鍍以Cu填充該第一互連槽42A及該第二互連槽42B之情形中，在該第一區域A中發生電鍍不足，且在該第二區域B中發生電鍍過度，如圖2與3所示。
    在圖4A所示之狀態中，通常藉由一濺鍍法或一CVD法在該絕緣膜42上形成由例如一Ti或Ta膜之一高熔點金屬膜、例如一TaN或TiN膜之導電氮化物膜、或包括這些膜之一積層膜構成的一障壁金屬膜43，以覆蓋該第一互連槽42A及該等第二互連槽42B，且該障壁金屬膜43具有一5nm至50nm且以10nm至25nm較佳之厚度。通常藉由一濺鍍法或一無電電鍍法在該障壁金屬膜43上形成一Cu晶種層44，且該Cu晶種層44具有一10nm至200nm且以50nm至100nm較佳之厚度。
    如圖4B所示，在圖4A所示之結構上形成一抗蝕膜R1以填入該第一互連槽42A及該等第二互連槽42B中。接著在該抗蝕膜R1中形成一抗蝕開口部份R1A以暴露在該第一區域A中之第一互連槽42A。在此，由於一曝光遮罩之偏移，在此該抗蝕開口部份R1A最好具有一比形成該第一互連槽42A之第一區域A大大約10%之尺寸。
    在這實施例中，為了實施後續之電鍍步驟，最好暴露該Cu晶種層44以便由該基材41之一周邊部份(未顯示)通電。在該電鍍步驟中使用通過該抗蝕膜R1之一電極與該Cu晶種層44接觸之一結構的情形下，可省略位在該基材41之周邊部份之該Cu晶種層44之一暴露部份的形成。
    如圖4C所示，圖4B所示之結構浸在一Cu電鍍浴中，且將該Cu晶種層44通電。因此，以該抗蝕膜R1作為一遮罩在該第一區域A之第一互連槽42A中形成一第一Cu層45A。該第一互連槽42A具有一等於或小於1/5之深寬比。因此，如圖2與3所示，當同時填充多數精細互連槽時，在該等精細互連槽上容易發生電鍍過度。在圖4C之情形中，該等精細第二互連槽42B被該抗蝕膜R1覆蓋。如此，該Cu層未填入該等第二互連槽42B中，因此未造成不利之電鍍過度。
    在圖4C所示之階段，因為該第一Cu層45A沈積在該絕緣膜42之上表面上方，故該第一Cu層45A在其周邊部份45a隆起。在填充該第一互連槽42A之一主要部份45b中，該第一Cu層45A最好具有一厚度使得該第一Cu層45A之上表面與該絕緣膜42之上表面齊平。
    如在這實施例中之圖4D所示，以該抗蝕膜R1作為一遮罩在該第一Cu層45A上形成一拋光阻擋膜46A，且該拋光阻擋膜46A係由在後續之該第一Cu層45A之化學機械拋光時對該第一Cu層45A具有較高選擇性之一導電材料構成。在藉由無電電鍍形成該拋光阻擋膜46A之情形中，例如，可使用CoWP、NiP、Au或Ag作為該拋光阻擋膜46A之一材料。在該藉由CVD形成拋光阻擋膜46A之情形中，例如，可使用Ti、Ta或W。
    該拋光阻擋膜46A具有，例如，一大約10nm至大約200nm且以20nm至100nm較佳之厚度。
    如圖4E所示，在該抗蝕膜R1中形成一抗蝕開口部份R1B以暴露在該第二區域B中之第二互連槽42B，同時讓該第一區域A保持原樣。在此，由於一曝光遮罩之偏移，在此該抗蝕開口部份R1B最好具有一比形成該第二區域B大大約10%之尺寸。
    如圖4F所示，以該抗蝕膜R1作為一遮罩實施Cu電鍍以便在該第二區域B中以一Cu層45B填充該等第二互連槽42B。
    在這實施例中，如上所述地以在該第一區域A中之拋光阻擋膜46A覆蓋該第一Cu層45A。在該拋光阻擋膜46A特別由，例如，Ti、Ta或W構成之情形中，在圖4F所示之該電鍍步驟中不會在該拋光阻擋膜46A上發生Cu之再沈積。
    各第二互連槽42B具有一大約1之深寬比。這值比作為發生電鍍過度之指標之一值的1/5大甚多。因此該Cu層45B快速地填入該等第二互連槽42B。因此，藉由調整圖4F所示之電鍍處理之電鍍時間，在該等第二互連槽42B中之Cu層45B之厚度可實質等於在該第一互連槽42A中之第一Cu層45A之厚度。
    如圖4G所示，移除該抗蝕膜R1。實施化學機械拋光直到暴露該絕緣膜42之表面為止，因此提供一互連結構，其中該第一互連槽42A係以該Cu層45A及該障壁金屬膜43填充，該等第二互連槽42B係以該Cu層45B及該障壁金屬膜43填充，且該第一Cu層45A及該Cu層45B之平坦化表面係與該絕緣膜42之表面齊平，如圖4H所示。
    在圖4H所示之結構中，最好拋光該第一Cu層45A之突出周邊部份45a。因此，該拋光阻擋膜46A未留在該第一Cu層45A之周邊。該第一Cu層45A之表面環形地暴露在該拋光阻擋膜46A四週。
    在圖4I所示之一步驟中，以一由例如，SiC或SiN構成之一擴散障壁膜410在該絕緣膜42上形成由一無機或有機材料構成之一絕緣膜411。藉由乾式蝕刻或光刻法在該絕緣膜411中形成構成暴露該第一Cu層45A及該Cu層45B之下互連圖案的通孔411A與411D，及該等互連槽411B、411C與411E。在圖4I所示之例子中，該通孔411A與該互連槽411B重疊。
    例如，在該絕緣膜411係一SiO2膜、SiC膜、或另一低k有機或無機膜之情形中，可藉由乾式蝕刻形成該等通孔411A與411D及該等互連槽411B、411C與411E。在該絕緣膜411係一感光永久抗蝕層之情形中，可藉由光刻法形成該等通孔411A與411D及該等互連槽411B、411C與411E。
    如圖4J所示，藉由，例如，一濺鍍法或一CVD法在如圖4I所示之結構上，形成一障壁金屬膜412以覆蓋該等通孔411A與411D及該等互連槽411B、411C與411E之表面，且該障壁金屬膜13通常是由例如Ti、Ta或W構成之一高熔點金屬膜或其氮化物之一導電膜。
    如圖4K所示，藉由，例如，一濺鍍法、一CVD法或一無電電鍍法在圖4J所示之結構上形成一Cu晶種層413。將圖4K所示之結構浸在一電鍍浴(未顯示)中。將該Cu晶種層412通電，使得在該絕緣膜411上之該等通孔411A與411D及該等互連槽411B、411C與411E被填充，因此藉由電鍍形成一Cu層414，如圖4L所示。這電鍍程序通常是以由底部向上(由下至上)填充該等通孔411A與411D及該等互連槽411B、411C與411E同時藉由添加增亮劑(亦稱為一促進劑)、一抑止劑(亦稱為一聚合物或抑制劑)及一平滑劑(亦稱為一調平劑)至一含有Cu離子、H2SO4、Cl離子等之初始補充溶液(VMS)以防止在該Cu層414中形成空隙及縫隙的方式實施。
    如圖4M所示，所得之Cu層414接受化學機械拋光直到暴露該絕緣膜411之上表面為止。因此，由在該等通孔411A與411D及該等互連槽411B、411C與411E中之Cu層414形成Cu通孔栓塞414A與414D及Cu互連圖案414B、414C與414E。
    如圖4N所示，一由SiN或SiC構成之擴散障壁膜415形成為一在該絕緣膜411上之蓋膜，該擴散障壁膜415覆蓋該等Cu通孔栓塞414A與414D及該等Cu互連圖案414A、414C與414E。
    在這實施例中，該第一Cu層45A與該Cu層45B係分別地形成。這防止當該第一Cu層45A與該Cu層45B同時形成時造成之發生電鍍過度及電鍍不足的問題。此外，該拋光阻擋膜46A係形成在該第一Cu層45A之表面上以便覆蓋被輕易地拋光而造成凹陷之該第一Cu層45A之中間部份。因此，即使在圖4H所示之步驟中實施化學機械拋光，亦可靠地防止在該第一區域A之第一Cu層45A中發生凹陷之問題。
    在這實施例中，解決了該凹陷之問題。因此，與習知技術不同，未形成各具有一大厚度之第一Cu層45A及Cu層45B。因此可解決由於長時間化學機械拋光減少產率之問題及不必要消耗漿液及金屬之問題。
    在這實施例中，在圖4G所示之階段，該化學機械拋光在該第一Cu層45A之突出周邊部份45a開始。藉由該拋光快速地移除該突出周邊部份45a。因此，即使形成該突出周邊部份45a，該突出周邊部份45a亦不會對圖4G所示之化學機械拋光造成阻礙。 第二實施例
    以下參照圖5A至5G之橫截面圖說明一第二實施例。
    請參閱圖5A，在由，例如，一樹脂、玻璃或矽構成之一基材61上形成由，例如，一樹脂或氧化矽構成之一絕緣膜62。在該絕緣膜62之一第一區域A中形成具有一等於或小於1/5之深寬比之一第一互連槽62A。在該絕緣膜62之一第二區域B中形成各具有一大於1/5之深寬比之多數第二互連槽62B。
    例如，該第一互連槽62A具有一1μm之深度，一7μm之寬度，及1/7之深寬比。例如，該第二互連槽62B各具有一0.5μm之深度及一0.5μm之寬度且以0.5μm之間距配置以在該第二區域B中形成一線與間隙圖案。
    在圖5A所示之例子中，該第二區域B之寬度(在該等槽之配置方向上的長度)是200μm。該第一互連槽62A與該等第二互連槽62B之各互連槽在延伸方向上之長度是1.5mm。但是，該等實施例不限於該特定結構。該第一互連槽62A具有等於或小於1/5之1/7之深寬比，且各第二互連槽62B具有大於1/5之1/1之深寬比。在藉由電鍍以Cu填充該第一互連槽62A及該第二互連槽62B之情形中，在該第一區域A中發生電鍍不足，且在該第二區域B中發生電鍍過度，如圖2與3所示。
    在圖5A所示之狀態中，通常藉由一濺鍍法或一CVD法在該絕緣膜62上形成由例如一Ti或Ta膜之一高熔點金屬膜、例如一TaN或TiN膜之導電氮化物膜、或包括這些膜之一積層膜構成的一障壁金屬膜63，以覆蓋該第一互連槽62A及該等第二互連槽62B，且該障壁金屬膜63具有一5nm至50nm且以10nm至25nm較佳之厚度。通常藉由一濺鍍法或一無電電鍍法在該障壁金屬膜63上形成一Cu晶種層64，且該Cu晶種層64具有一10nm至200nm且以50nm至100nm較佳之厚度。
    如圖5B所示，在圖5A所示之結構上形成一抗蝕膜R1以填入該第一互連槽62A及該等第二互連槽62B中。接著在該抗蝕膜R1中形成一抗蝕開口部份R1A以暴露在該第一區域A中之第一互連槽62A。在此，由於一曝光遮罩之偏移，在此該抗蝕開口部份R1A最好具有一比形成該第一互連槽62A之第一區域A大大約10%之尺寸。
    在這實施例中，為了實施後續之電鍍步驟，最好亦暴露該Cu晶種層64以便由該基材41之一周邊部份(未顯示)通電。在該電鍍步驟中使用通過該抗蝕膜R1之一電極與該Cu晶種層64接觸之一結構的情形下，可省略位在該基材61之周邊部份之該Cu晶種層64之一暴露部份的形成。
    如圖5C所示，圖5B所示之結構浸在一Cu電鍍浴中，且將該Cu晶種層64通電。因此，以該抗蝕膜R1作為一遮罩在該第一區域A之第一互連槽62A中形成一第一Cu層65A。該第一互連槽62A具有一等於或小於1/5之深寬比。因此，如圖2與3所示，當同時填充多數精細互連槽時，在該等精細互連槽上容易發生電鍍過度。在圖5C之情形中，該等精細第二互連槽62B被該抗蝕膜R1覆蓋。如此，該Cu層未填入該等第二互連槽62B中，因此未造成不利之電鍍過度。
    在圖5C所示之階段，因為該第一Cu層65A沈積在該絕緣膜62之上表面上方，故該第一Cu層65A在其周邊部份65a隆起。在填充該第一互連槽62A之一主要部份65b中，該第一Cu層65A最好具有一厚度使得該第一Cu層65A之上表面與該絕緣膜62之上表面齊平。
    如在這實施例中之圖5D所示，藉由一濺鍍法在圖5C所示之結構上形成一拋光阻擋膜66之拋光阻擋膜66以覆蓋在該第一區域A中之Cu層65A且覆蓋該抗蝕膜R1，且該拋光阻擋膜66係由在後續之該第一Cu層65A之化學機械拋光時對該第一Cu層65A具有較高選擇性之一導電材料構成。可作為該拋光阻擋膜66之一材料使用的例子包括CoWP、NiP、Au、Ag、Ti、Ta及W。
    該拋光阻擋膜66具有，例如，一大約10nm至大約200nm且以20nm至100nm較佳之厚度。
    如圖5D所示，該拋光阻擋膜66覆蓋該抗蝕膜R1。在這狀態下，不可能藉由使該抗蝕膜R1曝光而形成一構成為暴露該第二區域B之抗蝕開口部份。在這實施例中，藉由圖5所示之一剝離程序一起移除整個抗蝕膜R1及形成在該抗蝕膜R1上之拋光阻擋膜66。在這情形下，可藉由在圖5B所示之步驟中由具有一倒錐形結構之垂直側壁或側壁界定而形成該抗蝕開口部份R1A。因此，藉由該剝離程序可輕易地移除該拋光阻擋膜66之多數部份，因此提供圖5E所示之結構。
    如圖5F所示，在圖5E所示之結構上實施Cu電鍍以便在該第二區域B中以一Cu層65B填充該等第二互連槽62B。
    在這實施例中，如上所述地以在該第一區域A中之拋光阻擋膜66覆蓋該第一Cu層65A。在該拋光阻擋膜66特別由，例如，Ti、Ta或W構成之情形中，在圖5F所示之該電鍍步驟中不會在該拋光阻擋膜66上發生Cu之再沈積。
    各第二互連槽62B具有一大約1之深寬比。這值比作為發生電鍍過度之指標之一值的1/5大甚多。因此該Cu層65B快速地填入該等第二互連槽62B。因此，藉由調整圖5F所示之電鍍處理之電鍍時間，可以該Cu層65B只填充該等第二互連槽62B且在該等第二互連槽62B以外之一部份上實質未發生該Cu層之沈積的方式實施該電鍍處理。
    如圖5G所示，在圖5F所示之結構上實施化學機械拋光直到暴露該絕緣膜62之表面為止，因此提供一互連結構，其中該第一互連槽62A係以該Cu層65A及該障壁金屬膜63填充，該等第二互連槽62B係以該Cu層65B及該障壁金屬膜63填充，且該第一Cu層65A及該Cu層65B之平坦化表面係與該絕緣膜62之表面齊平。
    在圖5G所示之結構中，最好拋光該第一Cu層65A之突出周邊部份65a。因此，該拋光阻擋膜66未留在該第一Cu層65A之周邊。該第一Cu層65A之表面環形地暴露在該拋光阻擋膜66四週。
    在這實施例中，該第一Cu層65A與該Cu層65B亦分別地形成。這防止當該第一Cu層65A與該Cu層65B同時形成時造成之發生電鍍過度及電鍍不足的問題。此外，該拋光阻擋膜66係形成在該第一Cu層65A之表面上以便覆蓋被輕易地拋光而造成凹陷之該第一Cu層65A之中間部份。因此，即使在圖5G所示之步驟中實施化學機械拋光，亦可靠地防止在該第一區域A之第一Cu層65A中發生凹陷之問題。
    在這實施例中，亦解決了該凹陷之問題。因此，與習知技術不同，未形成各具有一大厚度之第一Cu層65A及Cu層65B。因此可解決由於長時間化學機械拋光減少產率之問題及不必要消耗漿液及金屬之問題。
    在這實施例中，在圖5G所示之階段，該化學機械拋光亦在該第一Cu層65A之突出周邊部份65a開始。藉由該拋光快速地移除該突出周邊部份65a。因此，即使形成該突出周邊部份65a，該突出周邊部份65a亦不會對圖5G所示之化學機械拋光造成阻礙。
    在圖5G所示之步驟後，在這實施例中，亦以與圖4I至4N所示之者相同方式實施形成互連槽及通孔栓塞之步驟。這些步驟係與上述者相同，且不多餘地重覆說明。 例子
    在對應於第一實施例之例1A與1B之各例，對應於第二實施例之例2，及對應於圖1A至1D所示之製程之一比較例的情形中，實際上實施一Cu層之電鍍及化學機械拋光。測量在一場域(field)部份中該Cu層之厚度及在化學機械拋光前之電鍍不足之量。此外測量在該化學機械拋光後之凹陷之量。以下將說明該等測量結果。
    在此，該場域部份表示圖6A所示之一平坦部份。例如，在圖4A至4N所示之實施例的情形中，該場域部份表示位在該第一互連槽42A與該第二互連槽42B之間之該絕緣膜42的一平坦部份。該電鍍不足之量表示相對於在該場域部份中之Cu層之表面形成在該第一區域A中之第一Cu層45A之表面之凹部的深度。凹陷之量表示在化學機械拋光後相對於一絕緣膜12a之表面形成在該第一區域A中之第一Cu層45A之凹部的深度，如圖6B所示。在圖6A與6B中，使用對應於圖2與3中者之符號表示元件。在圖6A與6B中之說明亦可適用於該等第一與第二實施例。該絕緣膜或基材10對應於圖4A至4N所示之基材41或圖5A至5G所示之基材61。該絕緣膜12對應於圖4A至4N所示之絕緣膜42或圖5A至5G所示之絕緣膜62。形成在該第一區域A中之Cu層15對應於圖4A至4N所示之第一Cu層45A或圖5A至5G所示之第一Cu層65A。形成在該第二區域B中之Cu層15對應於圖4A至4N所示之Cu層45B或圖5A至5G所示之Cu層65B。依據圖1A至1F所示之習知技術，在圖6A與6B中，該下絕緣膜10或該基材係位在該絕緣膜12下方。
    在例1與2及比較例之各情形中，該絕緣膜12係形成在該下絕緣膜10上以具有一1.5μm之厚度。互連槽12A、42A與62A各形成為具有一1.5μm之深度及一10μm之寬度。
    互連槽12B、42B與62B各形成為具有一1.5μm之深度及一1μm之寬度。該第二區域B具有一200μm之寬度。在該第二區域B中，配置100Cu層45B。該第一區域A及該第二區域B各在垂直於紙面之方向上具有一1.5mm之長度。
    圖17所示之表1總結多數例子之實驗條件。
    在圖17所示之表1中，在項目(1)中之“10μm線部份”表示一10-μm-線部份，即，在該第一區域A中，當實施電鍍時是否使用一抗蝕膜且該抗蝕膜是否圖案化。在項目(2)中之“在場域部份上電鍍”表示藉電鍍在該場域部份中形成之一膜之厚度，如圖6a所示。在項目(3)中之“在10μm線部份上形成金屬膜”表示在該第一區域A中在該Cu層上存在或缺少作為一拋光阻擋物之一金屬膜、金屬膜種類及一膜形成法。在項目(4)中之“抗蝕層分離”表示在該第一區域A中Cu電鍍後及在該第二區域B中電鍍前一抗蝕膜是否分離。在項目(5)中之“精細配線部份”表示一精細配線部份，即，在該第二區域B中，當實施Cu電鍍時是否使用一抗蝕遮罩，及該抗蝕遮罩是否圖案化以形成一抗蝕窗。在項目(6)中之“在場域部份上電鍍”表示當在該第二區域B中實施Cu電鍍時藉由電鍍在該場域部份中形成之一膜之厚度。在項目(7)中之“抗蝕層分離”表示在該第二區域B中Cu電鍍後作為一遮罩使用之抗蝕膜是否分離。在項目(8)中之“在場域部份中CMP”表示藉由化學機械拋光拋光之場域部份的量。
    例如，在圖17所示之表1中所述之比較例中，在該10-μm-線部份上(第一區域A)之Cu電鍍或在該精細配線部份上(第二區域B)之Cu電鍍未使用抗蝕遮罩，因此在項目(1)中之“抗蝕層”欄及項目(5)中之“抗蝕層”欄中顯示“否”。因此，未實施一抗蝕層之圖案化及分離，因此在項目(4)與(7)中之各“抗蝕層分離”欄中顯示“-”(未實施)。此外，Cu電鍍係在沒有一抗蝕遮罩之情形下實施。因此，在該比較例中，在項目(2)中之“在場域部份上電鍍”欄中顯示“5μm”，這表示在該場域部份中形成一5-μm-厚Cu膜。在該比較例中，該Cu電鍍係在該第一區域A與該第二區域B中同時實施。在項目(6)中，為了避免重覆，藉由電鍍在該場域部份上形成之Cu膜之厚度不重覆說明。在比較例中，在項目(8)中之“在場域部份中CMP”欄中顯示“5μm”。即，藉由化學機械拋光移除在這場域部份中藉由該電鍍形成之5-μm-厚Cu膜。
    在圖17所示之表1中所述之例1A中，如圖4B與4C所示，當藉由電鍍在該第一區域A中形成該第一Cu層45A時使用且圖案化該抗蝕膜R1以形成該抗蝕開口部份R1A，因此在項目(1)中之“抗蝕層”及“圖案化”欄之各欄中顯示“是”。在例1A中，在圖4C所示之電鍍步驟中，該場域部份被該抗蝕膜R1覆蓋且因此未接受電鍍，因此在項目(2)中顯示“0μm”。在例1A中，形成由Ti構成之拋光阻擋膜46A，因此在項目3中之“金屬種類”欄中顯示“Ti”，且在“膜形成法”欄中顯示“CVD”。在例1A中，在該第一區域A中之電鍍及在該第二區域B中之電鍍均以該抗蝕膜R1實施，因此在項目(4)中之“抗蝕層分離”欄中顯示“-”(未實施)。在例1A中，在該抗蝕膜R1之抗蝕開口部份R1B上實施在該第二區域B中之電鍍，因此在項目(5)中之“抗蝕層”欄中顯示“是”，且在“圖案化”中顯示“是”。在例1A中，該場域部份係以該抗蝕膜R1覆蓋且因此未接受電鍍，因此在項目(6)中顯示“0μm”。在該第二區域B中電鍍後，該抗蝕膜R1係在圖4G所示之步驟中分離，因此在項目(7)中之“抗蝕層分離”中顯示“是”。在圖4H所示之化學機械拋光處理中，該100-nm-厚Cu晶種層44及位在該Cu晶種層44下方在該場域部份中之障壁金屬膜43均被移除，因此在項目(8)中顯示“0.1μm”。這包括拋光之障壁金屬膜的量。
    在圖17所示之表1中之例1B類似於例1A。使用藉由無電電鍍形成之一Au膜作為該拋光阻擋膜46A，因此，在項目3中之“金屬種類”欄中顯示“Au”，且在“膜形成法”欄中顯示“無電電鍍”。
    在圖17所示之表1中之例2對應於圖5A至5G所示之第二實施例。在圖5B與5C所示之步驟中，在該第一區域A中以該抗蝕膜R1作為一遮罩實施Cu電鍍以形成該第一Cu層65A。接著，在圖5D所示之步驟中，藉由濺鍍形成作為拋光阻擋物之金屬膜66。在圖5E所示之步驟中，藉由一剝離程序一起移除該抗蝕膜R1及位在該抗蝕膜R1上之金屬膜66。在圖5F所示之步驟中，在沒有一抗蝕膜之情形下實施Cu電鍍以在該第二區域B中以該Cu層65B填充該等第二互連槽62B。在這情形下，當該等第二互連槽62B填滿該Cu層65B時停止電鍍。最後，在圖5G所示之步驟中，藉由化學機械拋光移除在該場域部份中之Cu層，因此提供一平坦化互連結構。
    因此，類似於例1A與1B，在圖17所示之表1中，在項目(1)中之“抗蝕層”及“圖案化”欄之各欄中顯示“是”。在項目(3)中，“金屬種類”欄中顯示“Ti”，且在“膜形成法”欄中顯示“濺鍍”。在例2中，在圖5E所示之步驟中藉由該剝離程序移除該抗蝕膜R1，因此在項目(4)中之“抗蝕層分離”欄中顯示“是”。在該第二區域B中之電鍍係在沒有該抗蝕遮罩之情形下實施，如第5F圖所示，因此在項目(5)中之“抗蝕層”及“圖案化”欄之各欄中顯示“否”。
    在例2中，電鍍係在沒有該抗蝕遮罩之情形下以該等第二互連槽62B填充在該第二區域B中之方式實施。因此，在該場域部份中發生少許Cu沈積，因此在項目(6)中之“在場域部份上電鍍”欄中顯示“0.3μm”。在例2中，在沒有該抗蝕遮罩之情形下在該第二區域B上實施電鍍，因此在項目(7)中之“抗蝕層分離”顯示“-”(未實施)。在圖5G所示之步驟中，藉電鍍在該場域部份中形成之Cu膜與該Cu晶種層44及位在該Cu膜下方之障壁金屬膜一起移除，因此拋光之該場域部份之量是“0.4μm”。
    圖18所示之表2說明這些實驗之評價結果。
    請參閱圖18所示之表2，在比較例中，在化學機械拋光之前，即，在圖6A所示之狀態下，該場域厚度是5.10μm，且電鍍不足之量是-3.00μm。在該化學機械拋光之後，即，在圖6B所示之狀態下，在該10-μm-線部份中之凹陷量是0.52μm。
    在例1A中，在化學機械拋光之前，即，在圖6A所示之狀態下，該場域厚度是0.10μm，且電鍍不足之量亦減少至0.30μm。在該化學機械拋光之後，即，在圖6B所示之狀態下，在該10-μm-線部份中之凹陷量減少至大致為零之0.01μm。這對於例2B同樣適用。
    在例2中，該場域厚度是0.40μm，且電鍍不足之量是0.01μm。在這情形中，該凹陷量亦減少至0.01μm。
    圖7是一以目視總結在表2中所述之結果的圖。在圖7中，垂直軸表示該場域厚度，電鍍不足量，或凹陷量。
    請參閱圖7，在比較例中，該場域厚度，該電鍍不足量，及該凹陷量為大。這表示當在該第一區域A及該第二區域B上同時實施Cu電鍍時造成典型之問題。
    在例1A與1B之各例中，使用該抗蝕膜，且對該第一區域A及該第二區域B分別實施電鍍。該場域厚度可只因該100-nm-厚Cu晶種層之貢獻而被抑制。特別地，在形成該拋光阻擋膜46A之例1A與1B中，凹陷量可大致為零。在例2中，雖然該場域厚度稍微增加，但是電鍍不足量可大致為零。此外，類似於例1A與1B，凹陷量可藉由形成該拋光阻擋膜66而大致減少至零。
    在例1A中，藉由CVD以TiCl4、四二甲胺基鈦(TDMAD)、或四二甲胺基鈦(TDEAD)作為原料在300℃至500℃進行20至300秒(視厚度而定)同時以一電漿促進該反應，在該抗蝕膜上形成該Ti膜。 第三實施例
    圖8是顯示依據一第三實施例之一示範多層電路板80之橫截面圖。在圖8中，使用對應符號表示在前述實施例中說明之元件，且不多餘地重覆說明。
    請參閱圖8，該多層電路板80具有圖4H所示之互連結構。一由SiC構成之蓋膜81係形成在圖4H所示之絕緣膜42上以便以該拋光阻擋膜46A覆蓋該第一Cu層45A且覆蓋該Cu層45B。以下所述之一層間介電膜82係形成在該蓋膜81上。
    一對應於該第一區域A之通孔係形成在該層間介電膜82中以暴露該互連槽及該拋光阻擋膜46A。該互連槽及該通孔係以一Cu層85A填充，因此在由該Cu層85A形成之互連圖案與由該第一Cu層45A形成之互連圖案之間建立電性連接。
    在圖8所示之例子中，該Cu層85A包括在其一表面上(除了周邊部份以外)之一拋光阻擋膜86A，且該拋光阻擋膜86A與該拋光阻擋膜46A相同。該拋光阻擋膜86A係以一形成在該層間介電膜82上之SiC蓋膜87覆蓋。
    在這結構中，由該Cu層85A形成之一通孔栓塞之一端係與由，例如，CoWP、NiP、Au、Ag、Ti、Ta或W形成之拋光阻擋膜46A接觸，如一放大圖之圖9A所示。在這結構中，即使一應力施加在該通孔栓塞上，該應力沿該拋光阻擋膜46A分散，如箭號所示。因此，如果發生應力遷移，形成之空隙係分散在該拋光阻擋膜46A下方。該結構防止由於預期在該拋光阻擋膜46A未形成之假設情形中發生之應力遷移而使空隙集中在該通孔栓塞正下方之一區域中，如圖10A與10B所示。這有效地抑制分離之發生。
    在圖8所示之多層電路板80中，在由該Cu層85A形成之通孔栓塞與該第一Cu層45A之間的接觸電阻特別地減少的情形中，可使用一結構，其中由該Cu層85A形成之通孔栓塞係透過一形成在該拋光阻擋膜46A中之開口部份而與該第一Cu層45A之一表面直接接觸。
    此外，圖8所示之結構可重覆地形成以提供一具有更多層之電路板。
    圖11顯示當在-55°至+125℃之溫度範圍內實施1000次熱循環測試時，累積在圖12所示之一模型結構之通孔栓塞之應力的模擬結果。
    首先，在一矽基材1上配置一類似層間介電膜3與一層間介電膜2，該矽基材1具有一130GPa之彈性模數、一0.28之帕松(Poisson's)比及一2.6ppmK-1之熱膨脹係數，且該層間介電膜2具有一2.5GPa之彈性模數、一0.25之帕松比及一54ppmK-1之熱膨脹係數。在該層間介電膜3中配置由一Cu圖案形成之一焊墊3A，且該焊墊3A具有一10μm至25μm之寬度W或直徑D及一2μm之高度H。依據該拋光阻擋膜46A在該焊墊3A上配置由鈷(Co)或鎢(W)構成且具有等於該寬度W之一金屬膜3B。在此，該Cu膜具有一127.5GPa之彈性模數、一0.33之帕松比及一16.6ppmK-1之熱膨脹係數。該Co膜具有一211GPa之彈性模數、一0.31之帕松比及一12.6ppmK-1之熱膨脹係數。該W膜具有一411GPa之彈性模數、一0.28之帕松比及一4.5ppmK-1之熱膨脹係數。
    在該層間介電膜3上配置一類似於該層間介電膜2之3-μm-厚層間介電膜4。在該層間介電膜4中配置具有一3μm至5μm之直徑及一3μm之高度的一Cu通孔栓塞以與該金屬膜3B接觸。以下所述之該等層間介電膜2至4及層間介電膜5至8對應於由一感光絕緣材料(商品名：WPR，由JSR公司製造)構成之膜。但是，在這實施例中，該等層間介電膜2至8不限於由一感光絕緣材料(商品名：WPR，由JSR公司製造)構成之膜。例如，使用一由奈米叢集二氧化矽(NCS，多孔二氧化矽)構成之低介電常數膜亦提供與圖11所示者相同之結果。
    在該層間介電膜4上配置具有一2μm之厚度的層間介電膜5。在該層間介電膜5中配置一類似於該焊墊3A且具有與該焊墊3A相同尺寸之焊墊5A以與該Cu通孔栓塞4A接觸。在該焊墊5A上配置一類似於該金屬膜3B且具有與該金屬膜3B相同尺寸之金屬膜5B。
    在該層間介電膜5上配置具有一3μm之厚度的層間介電膜6。在該層間介電膜6中配置一類似於該Cu通孔栓塞4A且具有與該Cu通孔栓塞4A相同尺寸之Cu通孔栓塞6A以與覆蓋該焊墊5A之一表面的該金屬膜5B。
    在該層間介電膜6上配置具有一2μm之厚度的層間介電膜7。在該層間介電膜7中配置一類似於該焊墊3A且具有與該焊墊3A相同尺寸之焊墊7A以與該Cu通孔栓塞6A接觸。在該焊墊7A上配置一類似於該金屬膜3B且具有與該金屬膜5B相同尺寸之金屬膜7B。
    在該層間介電膜7上配置具有一10μm之厚度的層間介電膜8。
    請再參閱圖11，樣本A是一控制樣本，且在圖12所示之模型結構中省略該等金屬膜3B、5B與7B。在樣本B之情形中，在圖12所示之模型結構中配置Co膜作為該等金屬膜3B、5B與7B。在圖11中，較淡色部份表示較高應力累積。深色部份表示低應力累積。請注意在圖12所示之模型結構中，該等金屬膜3B、5B與7B各具有一比該等焊墊3A、5A與7A及該等Cu通孔栓塞4A與6A高之彈性模數。
    在圖12所示之模型結構中，在該等焊墊3A、5A與7A及該等Cu通孔栓塞4A與6A高之彈性模數上配置多數障壁金屬膜(未顯示)。各障壁金屬膜具有一至多5nm至20nm之小厚度。因此，在圖11所示之應力模擬中該等障壁金屬膜之作用是可忽略的。
    請參閱圖11，在該控制樣本A之情形中，雖然該等焊墊3A、5A與7A之應力累積為低，但是以一大約300MPa之應力在該等Cu通孔栓塞4A與6A中發生應力集中。相反地，在配置該等金屬膜3B、5B與7B之樣本B與C之各樣本的情形中，累積在該等Cu通孔栓塞4A與6A之各Cu通孔栓塞中的應力小於90Ma，且應力集中主要發生在該等高彈性模數金屬膜3B、5B與7B中。
    實際上產生圖12所示之模型結構。所得之模型結構接受在-55℃至+125℃之溫度範圍內之1000次熱循環測試。對於不包括金屬膜3B、5B與7B之控制樣本而言，在20件樣本中有18件發生分離。相反地，對包括由Co或W構成之金屬膜3B、5B與7B的樣本而言，在所有20件樣本中都沒有發生分離。在該熱循環測試中，在-55℃至+125℃之保持時間是15分鐘。
    在此，如下所述地形成圖12所示之模型結構。如圖13A所示，藉由一濺鍍法在該層間介電膜2上均勻地形成一Cu晶種層3C。如圖13B所示，在該層間介電膜2上形成一抗蝕圖案RM，且該抗蝕圖案RM具有對應於該焊墊3A之一抗蝕開口部份RMA。如圖13C所示，以該抗蝕圖案RM作為一遮罩實施電鍍或無電電鍍以形成該焊墊3A。如圖13D圖所示，藉由濺鍍在圖13C所示之結構上形成該金屬膜3B。如圖13E所示，除了在該焊墊3A上之金屬膜3B的一部份以外，藉由一剝離程序與該抗蝕圖案RM一起移除該金屬膜3B之一部份。如圖13F所示，以該焊墊3A及在該焊墊3A上之金屬膜3B作為一遮罩藉由濺鍍蝕刻移除該Cu晶種層3C之一不需要部份。如圖13G所示，在該層間介電膜2上形成該層間介電膜3。如圖13H所示，在該層間介電膜3上以透過一通孔4V暴露該金屬膜3B之方式在該層間介電膜3上形成具有該通孔4V之層間介電膜4。如圖13I所示，在該通孔4V中形成該Cu通孔栓塞4A。以與上述相同之方式形成該焊墊5A與該金屬膜5B，及該焊墊7A與該金屬膜7B。在這製程中，考慮在圖13F所示之步驟中厚度由於該濺鍍蝕刻而減少，最好在圖13D所示之步驟中藉由該Cu晶種層3C之厚度增加該金屬膜3B之厚度。如圖13G所示地形成該層間介電膜3之步驟及如圖13H所示地形成該層間介電膜4之步驟可以連續地實施。在這情形下，各層間介電膜3與4是一單一介電膜。
    在該焊墊5A及該Cu通孔栓塞4A藉由一雙金屬鑲嵌製程一體成形且該焊墊7A及該Cu通孔栓塞6A藉由該雙金屬鑲嵌製程一體成形之一互連結構中可提供歸因於該等金屬膜3B、5B與7B之配置的防止分離作用，如圖14所示。圖14顯示一覆蓋該焊墊3A之側壁及底面之障壁金屬膜3a，一覆蓋該焊墊5A及該Cu通孔栓塞4A之側壁及底面之障壁金屬膜4a，及一覆蓋該焊墊7A及該Cu通孔栓塞6A之側壁及底面之障壁金屬膜7a。各障壁金屬膜3a、5a與7a具有例如，一5nm至20nm之厚度。在圖14所示之結構中，配置對應於圖12所示之層間介電膜4與5的單一層間介電膜5。配置對應於圖12所示之層間介電膜6與7的單一層間介電膜7。
    該結構可藉由圖5A至5G所示之程序形成。在這情形下，例如，該Cu焊墊3A具有與該層間介電膜3之一表面齊平的一表面。該Cu焊墊3A之表面係暴露在該金屬膜3B之周邊。這對於該等Cu焊墊5A與7A同樣適用。
    如圖15A所示，在該層間介電膜3中形成一互連槽3G。如圖15B所示，在該層間介電膜3上形成該障壁金屬膜3a以覆蓋該互連槽3G之側壁及底面。如圖15C所示，藉由，例如，一電鍍法在圖17B所示之結構上以在該互連槽3G中之一Cu層3C之上表面與該層間介電膜3之上表面實質齊平之方式形成該Cu層3C。在此，未顯示該矽基材1。
    如圖15D所示，藉由，例如，一濺鍍法在該Cu層3C及該互連槽3G上形成一對應於該金屬膜3B且由Co或W構成之金屬膜3M。該Cu層3C接受化學機械拋光且該金屬膜3M之一部份作為在該互連槽3G中之一拋光阻擋物直到該層間介電膜3之上表面暴露為止，藉此提供該Cu焊墊3A配置在該互連槽3G中且該金屬膜3B配置在該Cu焊墊3A之一表面上的一結構。在圖15E所示之結構中，該Cu焊墊3A之表面係暴露在該金屬膜3B四週。
    如圖15E所示，在該層間介電膜3上形成該層間介電膜5。在圖15G所示之一步驟中，在該層間介電膜5中形成一互連槽5G及一通孔5V，且透過該互連槽5G及該通孔5V暴露該金屬膜3B。在圖15H所示之一步驟中，在該層間介電膜5上形成一障壁金屬膜5a以覆蓋該互連槽5G及該通孔5V之側壁及底面。在圖15I所示之一步驟中，以填充該互連槽5G及該通孔5V之方式形成一Cu層5C。
    如圖15J所示，該Cu層5C接受化學機械拋光直到該層間介電膜5之一表面暴露為止，藉此提供以該Cu焊墊5A填充該互連槽5G且由該Cu焊墊5A延伸之該Cu通孔栓塞4A透過該通孔5V與該金屬膜3B接觸之一結構。
    如上所述，依據這實施例，該等金屬膜3B、5B與7B之形成可減少施加在該等通孔栓塞上之熱應力，因此增加該等通孔接觸之可靠性。
    在這實施例中，各金屬膜3B、5B與7B最好具有一20至200nm之厚度。當各金屬膜3B、5B與7B具有一小於20nm之厚度時，如圖11所示地防止應力集中在該等通孔栓塞部份上的效果不足。當各金屬膜3B、5B與7B具有一大於200nm之厚度時，與該Cu通孔栓塞4A之接觸電阻增加。
    在這實施例中，各焊墊3A、5A與7A最好具有一等於或大於10μm至25μm之寬度或直徑。
    在這實施例中，除了Co及W以外，可作為該等金屬膜3B、5B與7B使用之一材料的例子包括Ti，Ta，Ni，及主要含有Ti、Ta、Ni之化合物，例如CoWP合金、CoWB合金、NiWP合金、TiN、TaN、及WN。 第四實施例
    前述實施例已主要配合電路板、配線板等說明過了。如上所述，該等實施例亦可應用於半導體積體電路裝置，例如LSI。
    圖16是顯示一示範半導體積體電路裝置100之橫截面圖。
    請參閱圖16，該半導體積體電路裝置100係形成在，例如，一p型矽基材101上。在該p型矽基材101上藉由淺槽隔離(STI)型元件隔離區域101I界定一元件區域101A。
    一p型井101P形成在該元件區域101A中。一多晶矽閘極電極103透過一閘極絕緣體102形成在該元件區域101A之p型矽基材101上。依據該多晶矽閘極電極103，一通道區域CH形成在該元件區域101A之一部份中且在該多晶矽閘極電極103之正下方。在該元件區域101A中，一n+型源極延伸區域101a形成在該通道區域CH之一第一側上，且一n+型汲極延伸區域101b形成在該通道區域CH之一第二側上。
    側壁絕緣體103W1與103W2係分別形成在該多晶矽閘極電極103之側壁的第一與第二側上。一n+型源極區域103c係形成在該元件區域101A之一部份中且位在該通道區域CH之第一側及該側壁絕緣體103W1外側。一n+型汲極區域103d係係形成在該元件區域101A之一部份中且位在該通道區域CH之第二側及該側壁絕緣體103W2外側。
    一對應於該基材41之絕緣膜104係形成在該矽基材101上以覆蓋該多晶矽閘極電極103。一對應於該絕緣膜42之一層間介電膜105係形成在該絕緣膜104上。
    一對應於該元件區域101A之寬Cu互連圖案105A係形成在該層間介電膜105中且以一障壁金屬膜105b覆蓋。一以該障壁金屬膜105b覆蓋之通孔栓塞105P由該Cu互連圖案105A延伸通過該下方絕緣膜104且與該源極區域103c接觸。在此，該Cu互連圖案105A對應於該第一Cu層45A且例如，具有一100nm之深度及一100nm之寬度。一由，例如，CoWP、NiP、Au、Ag、Ti、Ta或W構成之拋光阻擋膜106A係形成在除了該Cu互連圖案105A之周邊部份以外之該Cu互連圖案105A之一部份上。
    各具有一100nm之深度及一70nm之寬度之Cu圖案105B以一70nm之間距配置的一配線部份係形成在該元件區域101A外側之該層間介電膜105之一部份中。該Cu圖案105B對應於該Cu層45B且以該障壁金屬膜105b覆蓋。
    該Cu互連圖案105A及該等Cu圖案105B各具有一平坦化表面，且除了配置該拋光阻擋膜106A之該Cu互連圖案105A之一部份以外，該平坦化表面與該層間介電膜105之一表面實質地齊平。該層間介電膜105係以一SiC蓋膜107覆蓋。
    一類似於該層間介電膜105之層間介電膜108係形成在該SiC蓋膜107上。一對應於該元件區域101A之寬Cu互連圖案108A係形成在該層間介電膜108中且以一障壁金屬膜108b覆蓋。一以該障壁金屬膜108b覆蓋之通孔栓塞108P由該Cu互連圖案108A延伸且與該Cu互連圖案105A接觸。該Cu互連圖案108A對應於該第一Cu層45A且具有，例如，一100nm之深度及一100nm之寬度。一由，例如，CoWP、NiP、Au、Ag、Ti、Ta或W構成之拋光阻擋膜109A係形成在除了該Cu互連圖案108A之周邊部份以外的該Cu互連圖案108A之一部份上。
    各具有一100nm之深度及一70nm之寬度之Cu圖案108B以一70nm之間距配置的一配線部份係形成在該元件區域101A外側之該層間介電膜108之一部份中。該Cu圖案108B對應於該Cu層45B且以該障壁金屬膜108b覆蓋。
    該Cu互連圖案108A及該等Cu圖案108B各具有一平坦化表面，且除了配置該拋光阻擋膜109A之該Cu互連圖案108A之一部份以外，該平坦化表面與該層間介電膜108之一表面實質地齊平。該層間介電膜108係以一SiC蓋膜110覆蓋。
    又，在這結構中，藉由電鍍形成該Cu互連圖案105A或該Cu互連圖案108A係與藉由電鍍形成該Cu圖案105B或該Cu圖案108B分開實施。這防止在該Cu互連圖案105A或108A中發生凹陷，同時防止在沈積該Cu層後發生電鍍不足及在該場域部份中之Cu層之一過度沈積，如圖17所示之表1、圖18所示之表2、及圖9A與9B所述。例如，可解決在該上通孔栓塞108P與該寬、下Cu互連圖案105A接觸之情形中，如圖13A至13I所示，該上通孔栓塞108P之一端未到達該Cu互連圖案105A之一表面的問題。因此，可提供具有可靠接觸之多層互連結構。
    又，在這實施例中，該等拋光阻擋膜106A與109A之配置防止應力集中在該等Cu通孔栓塞108P與105P上且防止空隙集中，因此提供高可靠性接觸。
    1‧‧‧矽基材
    2‧‧‧層間介電膜
    3‧‧‧層間介電膜
    3a‧‧‧障壁金屬膜
    3A,5A,7A‧‧‧焊墊
    3B,5B,7B‧‧‧金屬膜
    3C‧‧‧Cu晶種層；Cu層
    3G‧‧‧互連槽
    3M‧‧‧金屬膜
    4‧‧‧層間介電膜
    4a‧‧‧障壁金屬膜
    4A,6A‧‧‧Cu通孔栓塞
    4V‧‧‧通孔
    5,6,7,8‧‧‧層間介電膜
    5a‧‧‧障壁金屬膜
    5C‧‧‧Cu層
    5G‧‧‧互連槽
    5V‧‧‧通孔
    7a‧‧‧障壁金屬膜
    10‧‧‧絕緣膜；基材
    10A-10D‧‧‧互連圖案
    10a-10d‧‧‧障壁金屬膜
    11‧‧‧擴散障壁膜
    12,12a‧‧‧絕緣膜
    12A,12C,12E‧‧‧互連槽
    12B‧‧‧互連槽
    12B,12D‧‧‧通孔
    13‧‧‧障壁金屬膜
    14‧‧‧Cu晶種層
    15‧‧‧Cu層
    15A,15B‧‧‧Cu層
    15PB,15PD‧‧‧Cu通孔栓塞
    15WA,15WC,15WE‧‧‧Cu互連圖案
    16‧‧‧擴散障壁膜
    41‧‧‧基材
    42‧‧‧絕緣膜
    42A‧‧‧第一互連槽
    42B‧‧‧第二互連槽
    43‧‧‧障壁金屬膜
    44‧‧‧Cu晶種層
    45A‧‧‧第一Cu層
    45a‧‧‧周邊部份
    45B‧‧‧Cu層
    45b‧‧‧主要部份
    46A‧‧‧拋光阻擋膜
    61‧‧‧基材
    62‧‧‧絕緣膜
    62A‧‧‧第一互連槽
    62B‧‧‧第二互連槽
    63‧‧‧障壁金屬膜
    64‧‧‧Cu晶種層
    65A‧‧‧第一Cu層
    65a‧‧‧周邊部份
    65B‧‧‧Cu層
    65b‧‧‧主要部份
    66‧‧‧拋光阻擋膜
    80‧‧‧多層電路板
    81‧‧‧蓋膜
    82‧‧‧層間介電膜
    85A‧‧‧Cu層
    86A‧‧‧拋光阻擋膜
    87‧‧‧SiC蓋膜
    100‧‧‧半導體積體電路裝置
    101‧‧‧p型矽基材
    101A‧‧‧元件區域
    101a‧‧‧n+型源極延伸區域
    101b‧‧‧n+型汲極延伸區域
    101P‧‧‧p型井
    101I‧‧‧淺槽隔離型元件隔離區域
    102‧‧‧閘極絕緣體
    103‧‧‧多晶矽閘極電極
    103c‧‧‧n+型源極區域
    103d‧‧‧n+型汲極區域
    103W1,103W2‧‧‧側壁絕緣體
    104‧‧‧絕緣膜
    105‧‧‧層間介電膜
    105A‧‧‧Cu互連圖案
    105B‧‧‧Cu圖案
    105b‧‧‧障壁金屬膜
    105P‧‧‧通孔栓塞
    106A‧‧‧拋光阻擋膜
    107‧‧‧SiC蓋膜
    108‧‧‧層間介電膜
    108A‧‧‧Cu互連圖案
    108B‧‧‧Cu圖案
    108b‧‧‧障壁金屬膜
    108P‧‧‧上通孔栓塞
    109A‧‧‧拋光阻擋膜
    110‧‧‧SiC蓋膜
    410‧‧‧擴散障壁膜
    411‧‧‧絕緣膜
    411A,411D‧‧‧通孔
    411B,411C,411E‧‧‧互連槽
    412‧‧‧障壁金屬膜
    413‧‧‧Cu晶種層
    414‧‧‧Cu層
    414A,414D‧‧‧Cu通孔栓塞
    414B,414C,414E‧‧‧Cu互連圖案
    415‧‧‧擴散障壁膜
    A‧‧‧第一區域
    B‧‧‧第二區域
    CH‧‧‧通道區域
    D‧‧‧直徑
    H‧‧‧高度
    R1‧‧‧抗蝕膜
    R1A,R1B‧‧‧抗蝕開口部份
    RM‧‧‧抗蝕圖案
    RMA‧‧‧抗蝕開口部份
    t‧‧‧厚度
    W‧‧‧寬度
    圖1A是顯示用以藉由一典型金屬鑲嵌製程形成一互連結構之一方法的橫截面圖(1)；圖1B是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(2)；圖1C是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(3)；圖1D是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(4)；圖1E是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(5)；圖1F是顯示用以藉由該典型金屬鑲嵌製程形成一互連結構之方法的橫截面圖(6)；圖2是顯示一問題之橫截面圖；圖3是顯示該問題之另一橫截面圖；圖4A是顯示依據一第一實施例之用以形成一互連結構之一方法的橫截面圖(1)；圖4B是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(2)；圖4C是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(3)；圖4D是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(4)；圖4E是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(5)；圖4F是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(6)；圖4G是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(7)；圖4H是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(8)；圖4I是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(9)；圖4J是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(10)；圖4K是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(11)；圖4L是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(12)；圖4M是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(13)；圖4N是顯示依據第一實施例之用以形成一互連結構之方法的橫截面圖(14)；圖5A是顯示依據一第二實施例之用以形成一互連結構之一方法的橫截面圖(1)；圖5B是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(2)；圖5C是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(3)；圖5D是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(4)；圖5E是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(5)；圖5F是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(6)；圖5G是顯示依據第二實施例之用以形成一互連結構之方法的橫截面圖(7)；圖6A是顯示在多數例子中之參數之定義的橫截面圖；圖6B是顯示在該等例子中之參數之定義的另一橫截面圖；圖7是顯示該等實施例之優點的圖表；圖8是顯示依據一第三實施例之一多層電路板之橫截面圖；圖9A與9B是顯示在第三實施例中之應力遷移之抑制的橫截面圖；圖10A與10B是顯示在未抑制應力遷移之情形中之問題的橫截面圖；圖11顯示依據第三實施例之應力分布之模擬結果；圖12是顯示在圖11之模擬中使用之一模型多層互連結構的橫截面圖；圖13A是顯示用以製造圖12所示之模型結構之一程序的橫截面圖(1)；圖13B是顯示用以製造圖12所示之模型結構之程序的橫截面圖(2)；圖13C是顯示用以製造圖12所示之模型結構之程序的橫截面圖(3)；圖13D是顯示用以製造圖12所示之模型結構之程序的橫截面圖(4)；圖13E是顯示用以製造圖12所示之模型結構之程序的橫截面圖(5)；圖13F是顯示用以製造圖12所示之模型結構之程序的橫截面圖(6)；圖13G是顯示用以製造圖12所示之模型結構之程序的橫截面圖(7)；圖13H是顯示用以製造圖12所示之模型結構之程序的橫截面圖(8)；圖13I是顯示用以製造圖12所示之模型結構之程序的橫截面圖(9)；第14圖是顯示依據第三實施例之一變化例之一多層互連結構的橫截面圖；圖15A是顯示用以製造圖14所示之模型結構之一程序的橫截面圖(1)；圖15B是顯示用以製造圖14所示之模型結構之程序的橫截面圖(2)；圖15C是顯示用以製造圖14所示之模型結構之程序的橫截面圖(3)；圖15D是顯示用以製造圖14所示之模型結構之程序的橫截面圖(4)；圖15E是顯示用以製造圖14所示之模型結構之程序的橫截面圖(5)；圖15F是顯示用以製造圖14所示之模型結構之程序的橫截面圖(6)；圖15G是顯示用以製造圖14所示之模型結構之程序的橫截面圖(7)；圖15H是顯示用以製造圖14所示之模型結構之程序的橫截面圖(8)；圖15I是顯示用以製造圖14所示之模型結構之程序的橫截面圖(9)；圖15J是顯示用以製造圖14所示之模型結構之程序的橫截面圖(10)；圖16是顯示依據第四實施例之一半導體積體電路裝置的橫截面圖；圖17是顯示多數例子之實驗條件的表；及圖18是顯示實驗之評價的表。
    41‧‧‧基材
    42‧‧‧絕緣膜
    43‧‧‧障壁金屬膜
    45A‧‧‧第一Cu層
    45B‧‧‧Cu層
    46A‧‧‧拋光阻擋膜
    410‧‧‧擴散障壁膜
    411‧‧‧絕緣膜
    411A,411D‧‧‧通孔
    411B,411C,411E‧‧‧互連槽
    412‧‧‧障壁金屬膜
    413‧‧‧Cu晶種層
    415‧‧‧擴散障壁膜
    A‧‧‧第一區域
    B‧‧‧第二區域
    权利要求:
    Claims (10)
    [1] 一種電子裝置，包含：一第一絕緣膜；一互連槽，其係在該第一絕緣膜之一表面上；一互連圖案，其係由Cu構成，且該互連槽係以該互連圖案填充；一金屬膜，其係在該互連圖案之一表面上，且該金屬膜具有一比Cu高之彈性模數；一第二絕緣膜，其係在該第一絕緣膜上；及一通孔栓塞，其係由Cu構成且配置在該第二絕緣膜中，且該通孔栓塞係與該金屬膜接觸。
    [2] 如申請專利範圍第1項之電子裝置，其中該互連圖案具有一與該第一絕緣膜之表面齊平之表面，且該互連圖案之表面係暴露在該金屬膜四週。
    [3] 如申請專利範圍第1項之電子裝置，其中該金屬膜具有一與該第一絕緣膜之表面齊平之表面。
    [4] 如申請專利範圍第1項之電子裝置，其中該金屬膜係由選自於由Co、W、Ti、Ta與Ni所構成之群組中的至少一金屬元素構成，或其中該金屬膜係由一主要含有該金屬元素之化合物構成。
    [5] 如申請專利範圍第1項之電子裝置，其中該金屬膜具有一20nm至200nm之厚度。
    [6] 一種用於製造一電子裝置之方法，包含：在一第一絕緣膜中形成一互連槽；在該第一絕緣膜上形成一Cu層，且該互連槽係以該Cu層填充；在該Cu層上沈積一金屬膜，且該金屬膜具有一比Cu高之彈性模數；使該Cu層接受化學機械拋光，且該金屬膜作為一阻擋物；在該第一絕緣膜上形成一第二絕緣膜以覆蓋該金屬膜；及在該第二絕緣膜中形成一Cu通孔栓塞以與該金屬膜接觸。
    [7] 如申請專利範圍第6項之方法，其中該形成該Cu層之步驟係以在該互連槽中之該Cu層之一表面與該第一絕緣膜之一表面實質齊平之方式實施。
    [8] 一種用於製造一電子裝置之方法，包含：在一第一絕緣膜上形成一抗蝕膜，且該抗蝕膜具有一抗蝕開口部份；以該抗蝕膜作為一遮罩藉由一電鍍法在該抗蝕開口部份中形成一Cu互連圖案；在該抗蝕膜上形成一金屬膜以覆蓋該Cu互連圖案，且該金屬膜具有一比Cu高之彈性模數；藉由一剝離程序一起移除該抗蝕膜與位在該抗蝕膜上的該金屬膜之一部份；在該第一絕緣膜上形成一第二絕緣膜以覆蓋該Cu互連圖案及該金屬膜；及在該第二絕緣膜中形成一Cu通孔栓塞以與該金屬膜接觸。
    [9] 如申請專利範圍第8項之方法，其中該藉由該電鍍法形成該Cu互連圖案之步驟係以在該第一絕緣膜上形成一Cu膜實施，且該Cu膜作為一晶種層，且其中在該剝離程序後，該方法更包含以該Cu互連圖案及該金屬膜作為一遮罩，由該第一絕緣膜之一表面移除該晶種層。
    [10] 如申請專利範圍第6項之方法，其中該金屬膜係由選自於由Co、W、Ti、Ta與Ni所構成之群組中的至少一金屬元素構成，或其中該金屬膜係由一主要含有該金屬元素之化合物構成。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI555090B|2016-10-21|電子裝置及用於製造其之方法
    KR100387255B1|2003-06-11|반도체 소자의 금속 배선 형성 방법
    KR102116060B1|2020-05-27|반도체 장치 및 그 제조방법
    US7242102B2|2007-07-10|Bond pad structure for copper metallization having increased reliability and method for fabricating same
    JP2007142421A|2007-06-07|半導体素子及びこの製造方法
    US8102051B2|2012-01-24|Semiconductor device having an electrode and method for manufacturing the same
    JP2006060166A|2006-03-02|電子デバイス及びその製造方法
    JP2009135172A|2009-06-18|半導体装置の製造方法および半導体装置
    US8164160B2|2012-04-24|Semiconductor device
    US20080296772A1|2008-12-04|Semicondutor device
    US7498677B2|2009-03-03|Semiconductor device
    JP2009283569A|2009-12-03|半導体装置
    JP5691253B2|2015-04-01|配線構造の形成方法および配線構造
    US7795136B2|2010-09-14|Metal wiring of semiconductor device and forming method thereof
    JP2010171291A|2010-08-05|半導体装置および半導体装置の製造方法
    JP2008124070A|2008-05-29|半導体装置
    JP2004273593A|2004-09-30|半導体装置及びその製造方法
    US8227922B2|2012-07-24|Semiconductor device having a multilayer interconnection structure that includes an etching stopper film
    US7763521B2|2010-07-27|Metal wiring and method for forming the same
    JP2013058672A|2013-03-28|半導体装置の製造方法
    US20080258304A1|2008-10-23|Semiconductor device having multiple wiring layers
    KR20070055910A|2007-05-31|이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
    JP5824808B2|2015-12-02|半導体装置及びその製造方法
    JP2008098424A|2008-04-24|半導体装置および半導体装置の製造方法
    KR100815944B1|2008-03-21|반도체 소자에 사용되는 구리 배선층을 형성하는 방법
    同族专利:
    公开号 | 公开日
    JP5857615B2|2016-02-10|
    US20130093092A1|2013-04-18|
    KR101366520B1|2014-02-27|
    US20170110369A1|2017-04-20|
    CN103050477A|2013-04-17|
    TWI555090B|2016-10-21|
    CN103050477B|2016-03-09|
    DE102012217198A1|2013-04-18|
    KR20130041730A|2013-04-25|
    JP2013089736A|2013-05-13|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5362669A|1993-06-24|1994-11-08|Northern Telecom Limited|Method of making integrated circuits|
    KR0155451B1|1995-02-13|1998-12-15|김규용|전자부품삽입기의 프린트기판 받침장치|
    JP3647631B2|1997-07-31|2005-05-18|松下電器産業株式会社|半導体装置及びその製造方法|
    JP2000003912A|1998-06-16|2000-01-07|Hitachi Ltd|半導体装置の製造方法および半導体装置|
    US6017803A|1998-06-24|2000-01-25|Chartered Semiconductor Manufacturing, Ltd.|Method to prevent dishing in chemical mechanical polishing|
    JP2001060589A|1999-08-20|2001-03-06|Matsushita Electronics Industry Corp|半導体装置の製造方法|
    JP3319513B2|1999-09-02|2002-09-03|日本電気株式会社|銅配線の形成方法|
    JP2001284351A|2000-03-29|2001-10-12|Hitachi Ltd|半導体装置の製造方法|
    KR20020095715A|2001-06-15|2002-12-28|삼성전자 주식회사|이중금속막을 갖는 반도체 소자의 금속배선구조 및 그의형성방법|
    JP2003068848A|2001-08-29|2003-03-07|Fujitsu Ltd|半導体装置及びその製造方法|
    JP3540302B2|2001-10-19|2004-07-07|Ｎｅｃエレクトロニクス株式会社|半導体装置およびその製造方法|
    KR100482180B1|2002-12-16|2005-04-14|동부아남반도체 주식회사|반도체 소자 제조방법|
    JP2004273700A|2003-03-07|2004-09-30|Renesas Technology Corp|半導体装置及びその製造方法|
    EP1610376B1|2003-03-28|2014-10-15|Fujitsu Semiconductor Limited|Semiconductor device|
    US6927113B1|2003-05-23|2005-08-09|Advanced Micro Devices|Semiconductor component and method of manufacture|
    JP2005203476A|2004-01-14|2005-07-28|Oki Electric Ind Co Ltd|半導体装置の配線構造及びその製造方法|
    JP4178295B2|2004-07-14|2008-11-12|富士通マイクロエレクトロニクス株式会社|銅からなる配線を有する半導体装置及びその製造方法|
    JP4351595B2|2004-07-23|2009-10-28|富士通株式会社|銅の配線層を形成する方法|
    JP2006156592A|2004-11-26|2006-06-15|Oki Electric Ind Co Ltd|半導体装置の製造方法|
    TWI330863B|2005-05-18|2010-09-21|Megica Corp|Semiconductor chip with coil element over passivation layer|
    US8193087B2|2006-05-18|2012-06-05|Taiwan Semiconductor Manufacturing Co., Ltd.|Process for improving copper line cap formation|JP6435860B2|2012-11-05|2018-12-19|大日本印刷株式会社|配線構造体|
    US9153479B2|2013-03-11|2015-10-06|Taiwan Semiconductor Manufacturing Company, Ltd.|Method of preventing a pattern collapse|
    US9793212B2|2015-04-16|2017-10-17|Taiwan Semiconductor Manufacturing Company, Ltd.|Interconnect structures and methods of forming same|
    KR20170086307A|2016-01-18|2017-07-26|삼성전자주식회사|인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법|
    US9721889B1|2016-07-26|2017-08-01|Globalfoundries Inc.|Middle of the linemetal contacts|
    US9875958B1|2016-11-09|2018-01-23|International Business Machines Corporation|Trace/via hybrid structure and method of manufacture|
    法律状态:
    2019-07-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011228333A|JP5857615B2|2011-10-17|2011-10-17|電子装置およびその製造方法|
    [返回顶部]